Choisissez votre pays ou région.

EnglishFrançaispolskiSlovenija한국의DeutschSvenskaSlovenskáMagyarországItaliaहिंदीрусскийTiếng ViệtSuomiespañolKongeriketPortuguêsภาษาไทยБългарски езикromânescČeštinaGaeilgeעִבְרִיתالعربيةPilipinoDanskMelayuIndonesiaHrvatskaفارسیNederland繁体中文Türk diliΕλλάδαRepublika e ShqipërisëአማርኛAzərbaycanEesti VabariikEuskera‎БеларусьíslenskaBosnaAfrikaansIsiXhosaisiZuluCambodiaსაქართველოҚазақшаAyitiHausaКыргыз тилиGalegoCatalàCorsaKurdîLatviešuພາສາລາວlietuviųLëtzebuergeschmalaɡasʲМакедонскиMaoriМонголулсবাংলা ভাষারမြန်မာनेपालीپښتوChicheŵaCрпскиSesothoසිංහලKiswahiliТоҷикӣاردوУкраїнаO'zbekગુજરાતીಕನ್ನಡkannaḍaதமிழ் மொழி

Afin d'étendre 5 nanomètres pour accélérer le développement de produits, Synopsys aide TSMC à pousser le portefeuille IP

TSMC (2330), membre de la Grande Alliance, Synopsys a annoncé hier (2) qu'elle aiderait TSMC à étendre son processus de 5 nanomètres pour accélérer le développement de produits. Il utilisera la technologie de traitement de 5 nanomètres de TSMC pour les systèmes informatiques à haute performance monopuce (SoC) et lancera plus de portefeuille IP, dont le lancement est prévu à la fin de ce trimestre, peut accélérer le développement de l'informatique en nuage haut de gamme, l'IA accélérateurs, développement monopuce d'applications réseau et de stockage.

Suk Lee, directeur principal du département de gestion de la conception et de la construction de TSMC, a déclaré que TSMC et Synopsys coopéraient à long terme pour fournir aux clients des deux côtés DesignWare IP sur la base de la technologie de processus la plus avancée, afin que les clients puissent réaliser l'achèvement unique en divers marchés tels que la conception efficace de cristal de silicium informatique.

Grâce au vaste portefeuille IP DesignWare de Synopsys pour la technologie de processus avancée de TSMC, il peut aider les concepteurs à intégrer rapidement les fonctions nécessaires dans la conception, tout en bénéficiant de la solution de fonderie de tranches la plus avancée, qui est une technologie de processus de 5 nanomètres. La puissante consommation d'énergie et l'amélioration de l'efficacité.

Synopsys souligne que la combinaison du DesignWare IP de la société et du processus 5 nanomètres de TSMC peut aider les concepteurs à maîtriser les exigences strictes de la conception en termes de performances, de consommation d'énergie et de densité, tout en réduisant les risques d'intégration et en permettant aux clients Synopsys et TSMC d'accélérer l'efficacité Peut développer une seule puce.

La coopération de Synopsys avec TSMC s'étend également à la technologie de processus IC tridimensionnelle (3D), y compris les emballages avancés tels que CoWoS, InFO et TSMC-SoIC. TSMC attire également la plupart des fabricants de puces à adopter ces services de conditionnement avancés en fournissant 5 nano-processus produisant des puces informatiques haute performance (HPC), mobiles, 5G et AI.