Le 8 septembre 2026, ASML a publié trois annonces majeures en une seule journée, détaillant de nouvelles collaborations ou des collaborations élargies avec Intel Foundry, Samsung Electronics et TSMC sur la lithographie ultraviolette à haute ouverture numérique, communément appelée High-NA EUV. Les annonces ont renouvelé l'attention de l'industrie sur les photomasks, une partie fondamentale mais souvent négligée de la fabrication de semi-conducteurs.
Les photomasks subissent désormais une transition des formats de 6 pouces à ceux de 12 pouces. Bien que les trois géants de la fabrication de puces avancent dans la même direction, chacun suit un calendrier et une approche distinctement différents.
Une Direction Partagée : Un Choix Commun à l'Ére de l'IA
Les trois annonces révèlent un fort consensus stratégique parmi les fabricants de puces.
Le premier point d'alignement est la transition vers des photomasks plus grands. Les trois annonces notent que l'industrie des semi-conducteurs a compté sur le format de photomask de 6 pouces pendant des décennies. Avec l'arrivée de High-NA EUV, un passage à des formats plus grands — soit des masks de 12 pouces ou de 6 × 12 pouces — pourrait améliorer la productivité des fabs, réduire les coûts de fabrication des puces et éliminer les contraintes de couture. Ces avantages pourraient rendre les générations futures de puces de pointe plus rentables à fabriquer.
Le deuxième point est que l'IA est le moteur sous-jacent de cette transition. L'annonce concernant Intel déclare que les entreprises développant des produits AI de plus en plus complexes nécessitent une innovation continue dans la fabrication. L'annonce de Samsung souligne que l'ère de l'IA redessine l'industrie des semi-conducteurs. L'annonce de TSMC est plus explicite, affirmant que le nombre de couches utilisant High-NA EUV augmentera à mesure que les nœuds de processus avancent, principalement poussé par les architectures de transistors de plus en plus complexes requises pour les applications AI. La demande croissante de puissance de calcul AI accélère l'innovation à travers le processus de fabrication.
Le troisième point est le besoin croissant de collaboration à l'échelle de l'écosystème. Intel a cité une coopération étroite avec ASML, des fabricants de masques, des fournisseurs d'automatisation, des partenaires EDA, des fournisseurs de matériaux et des fabricants de semi-conducteurs. Samsung a déclaré qu'il travaillerait en étroite collaboration avec des partenaires industriels. TSMC et ASML ont lancé conjointement une initiative industrielle, soulignant que la collaboration peut débloquer des possibilités qu'aucune entreprise unique ne pourrait réaliser indépendamment.
Différents Chemins : Prématuré, Nouveau Participant, et Co-Initiateur
Malgré leur direction commune, les trois entreprises diffèrent nettement dans leurs positions stratégiques, leurs feuilles de route technologiques et leurs chronologies commerciales.
Intel a été reconnu par ASML comme un précurseur et un pionnier. Le président et directeur général d'ASML, Christophe Fouquet, a déclaré qu'Intel Foundry a été l'un des leaders de l'industrie dans l'adoption de la technologie High-NA. Intel a installé le premier système EXE commercial en 2024, a complété la qualification de l'équipement de dernière génération et a expédié la première puce logique fabriquée à grande échelle en utilisant la technologie High-NA. Fouquet a en outre souligné qu'Intel est allé au-delà de la planification et a déjà obtenu des résultats.
Samsung rejoint l'initiative en tant que participant majeur de l'industrie. Selon l'annonce, Samsung rejoindra l'initiative industrielle pour faire avancer la technologie des photomasks de 12 pouces de prochaine génération. Bien que Samsung ne dirige pas l'initiative, il apporte une feuille de route distinctive : la société prévoit de devenir la première de l'industrie à utiliser High-NA EUV pour la production de DRAM en grande quantité en 2028. Cela étend l'adoption de High-NA des puces logiques à la fabrication de mémoire pour la première fois.
TSMC, en revanche, est un co-initiateur. L'annonce indique qu'ASML et TSMC ont formé une initiative collaborative pour conduire la transition de l'industrie des semi-conducteurs vers des photomasks EUV plus grands. Plutôt que de rejoindre un cadre existant, TSMC collabore avec ASML pour l'établir et aider à façonner les normes de la transition.
Les annonces révèlent également que la technologie High-NA a été utilisée dans la production en grande quantité pour certaines couches des processeurs Intel Core Ultra Series 3, nom de code Panther Lake. Plus d'un million de wafers ont été traités, avec une précision de superposition, une productivité et une disponibilité du système répondant aux attentes. Les produits Intel 18A fabriqués avec la technologie High-NA auraient atteint des performances égales ou supérieures à celles des couches comparables produites à l'aide des plateformes EUV existantes.
Samsung prévoit de devenir la première entreprise à introduire la technologie EUV High-NA dans la production DRAM à haut volume d'ici 2028. La société a déclaré que cela démontrerait en outre que la technologie High-NA est prête à soutenir à la fois les applications de mémoire avancée et de logique.
TSMC prévoit de commencer à utiliser la technologie High-NA pour la production à haut volume à des nœuds avancés en 2030. La société a également divulgué deux jalons supplémentaires : établir une ligne pilote de photomask de 12 pouces en 2031 et soutenir l'introduction de systèmes de lithographie High-NA de 12 pouces dans la production à nœuds avancés en 2033.
Qu'est-ce que les grands photomasks, et pourquoi l'ère de l'IA en a-t-elle besoin?
Au-delà des similitudes et des différences entre les trois entreprises, une question centrale demeure : quels sont les grands photomasks qu'elles poursuivent, et que signifient-ils pour la fabrication de puces à l'ère de l'IA ?
Un photomask, parfois appelé masque ou réticule, fonctionnent comme le « négatif » ou le gabarit utilisé lors de la lithographie semi-conductrice. Un système de lithographie EUV dirige une lumière ultraviolette extrême sur un photomask réfléchissant. Le motif réfléchi est ensuite projeté sur une plaquette de silicium, transférant le design du circuit sur la surface de la plaquette. La performance, la consommation d'énergie et le rendement d'une puce dépendent en partie de la manière dont des motifs de circuit de plus en plus complexes peuvent être transférés avec précision.
L'industrie des semi-conducteurs utilise des photomasks de 6 pouces comme le format standard depuis des décennies. Cette taille était suffisante pour les anciens nœuds de processus, mais ses limitations physiques deviennent plus évidentes avec le High-NA EUV.
Un concept pertinent est celui de la couture. Comme un photomask de 6 pouces offre un champ d'exposition limité, un design de puce qui est trop grand ou complexe peut devoir être divisé en plusieurs zones de masque. Les motifs séparés sont ensuite combinés par le biais de multiples expositions. Ce processus augmente la complexité de fabrication et introduit des risques supplémentaires en matière de superposition et de rendement. L'annonce d'Intel indique que sa solution de kit de conception de processus prend en charge la couture, tandis qu'un des objectifs de la transition vers des photomasks plus grands est d'éliminer les contraintes de couture.
Passer aux photomasks de 12 pouces — ou au format 6 × 12 pouces d'Intel — élargit considérablement la zone de masque disponible. Un format plus grand peut couvrir une plus grande surface de puce en une seule exposition, réduisant ou éliminant le besoin de couture. Cela peut également améliorer la productivité des fabs, raccourcir le temps de traitement des plaquettes, réduire les coûts de fabrication et simplifier les flux de processus.
Les puces IA sont généralement caractérisées par de grandes tailles de die, des architectures de transistors complexes et une haute densité d'E/S. Les GPU de NVIDIA, les accélérateurs IA d'AMD et les processeurs de centre de données d'Intel dépassent souvent les dimensions des processeurs PC conventionnels et peuvent intégrer des dizaines ou même des centaines de milliards de transistors. Comme TSMC l'a noté dans son annonce, des architectures de transistors de plus en plus complexes pour les applications IA continueront à stimuler la croissance du nombre de couches nécessitant le High-NA EUV.
Sous les contraintes des photomasks de 6 pouces, la fabrication de puces IA de plus en plus complexes peut nécessiter de la couture. À mesure que les conceptions de puces IA continuent de croître, la couture crée des défis plus importants en matière de complexité de processus, de précision de superposition et de rendement. Le format de photomask de 12 pouces offre une solution plus fondamentale en réduisant les limitations physiques imposées par la taille du masque. Cela pourrait permettre aux fabricants de puces d'intégrer plus de transistors dans un design de puce à exposition unique tout en améliorant les performances des puces IA à moindre coût et avec une plus grande efficacité de fabrication.