Dans ce contexte, le prochain symposium VLSI est devenu une étape majeure pour la concurrence entre Intel et TSMC dans le domaine des technologies de processus avancées.TSMC devrait présenter sa technologie CMOS angström A16 de classe 2 nm lors de l'événement.Le processus utilise des transistors à grille complète, ou GAA, et introduit une alimentation électrique à l'arrière via une nouvelle conception « Super Power Rail » ou SPR.
Intel a déjà divulgué certains détails essentiels de son processus 18A-P.Selon les médias, les paramètres structurels clés du 18A-P, notamment la hauteur de la bibliothèque et le pas de poly contacté, restent les mêmes que ceux du processus de base du 18A.Les principales mises à niveau se concentrent sur le réglage au niveau des transistors et l'optimisation de la tension.Le nombre d'options de paires VT BT a été étendu de quatre en 18 A à plus de cinq, et une nouvelle tension de seuil logique a été ajoutée entre la tension de seuil ultra-basse, ou ULVT, et la tension de seuil basse, ou LVT.
Le processus 18A-P améliore également le contrôle de la variabilité du processus et l'efficacité thermique, répondant ainsi à ses objectifs de faible consommation et de hautes performances.Ces améliorations font partie des raisons pour lesquelles Apple et d’autres concepteurs de puces sans usine manifestent un plus grand intérêt pour cette technologie.Pour obtenir ces gains de performances, Intel a introduit de nouvelles variantes RibbonFET basées sur son architecture de grille complète, comprenant des transistors hautes performances à contact amélioré et des dispositifs basse consommation optimisés, renforçant ainsi la base du dispositif pour de meilleures performances et une meilleure efficacité énergétique.
Intel a également déclaré avoir resserré de 30 % les biais du processus 18A-P, dans le but d'améliorer la cohérence des performances et de réduire la variabilité.Les coins asymétriques font référence aux différences de performances des transistors et de caractéristiques de puissance au sein d'un même nœud de processus.À mesure que la fabrication de semi-conducteurs progresse vers des nœuds plus agressifs, le comportement des transistors devient de plus en plus inégal, ce qui fait du contrôle de la variabilité un défi majeur.
Le premier produit d'Intel basé sur le processus 18A, Panther Lake, serait entré en production en volume d'ici la fin de 2025. La société prévoit de déployer les technologies de processus dérivées du 18A par étapes, le 18A-P devant arriver en 2026 et un nouveau processus 18A-PT amélioré prévu pour 2028.
Pendant ce temps, TSMC se prépare au lancement de son processus A16, le premier nœud de l'entreprise basé sur la technologie Super Power Rail.Le processus sera officiellement présenté lors du symposium VLSI, prévu du 14 au 18 juin. Selon TSMC, par rapport au nœud N2P aux performances améliorées, l'A16 peut offrir une amélioration des performances de 8 à 10 % à la même puissance, réduire la consommation d'énergie de 15 à 20 % à la même performance et fournir un gain supplémentaire de 8 à 10 % en densité de puce.
TSMC prévoit de commencer la production en série de l’A16 au quatrième trimestre 2026. Les rumeurs largement répandues dans l’industrie suggèrent que la puce Feynman de Nvidia pourrait être le premier produit à adopter ce processus.Des sources de la chaîne d'approvisionnement indiquent que l'A16 sera associé aux technologies d'emballage avancées CoWoS-L et SoIC, permettant une mise à l'échelle du système jusqu'à 9,5 fois la taille du réticule.Le processus est principalement destiné aux charges de travail de calcul haute performance, ou HPC.