Selon Horaires commerciaux, TSMC a commencé à livrer des équipements à ses équipes R&D en février pour sa ligne de production pilote CoPoS (Chip-on-Panel-on-Substrate).La ligne complète devrait être achevée d'ici juin.
Le rapport note que l’essor du CoPoS met en évidence l’évolution de l’industrie vers l’emballage au niveau du panneau comme solution potentielle aux goulots d’étranglement avancés en matière d’emballage.Alors que la taille des réticules des puces IA continue de croître, comme le GPU Rubin de NVIDIA, qui serait 5,5 fois plus grand que les modèles précédents, une plaquette standard de 12 pouces ne peut désormais accueillir que sept unités, voire quatre dans certains cas.Les formats carrés basés sur des panneaux devraient améliorer considérablement l'utilisation et le débit, avec pour objectif à long terme de remplacer les interposeurs en silicium par des substrats en verre.
La ligne pilote CoPoS de TSMC devant être achevée d'ici le milieu de l'année, l'industrie prévoit généralement une augmentation de la production en volume entre 2028 et 2029. Cependant, les sources de la chaîne d'approvisionnement citées dans le rapport préviennent qu'à mesure que la taille des substrats augmente, les problèmes de déformation deviennent également plus graves, ce qui constitue un défi majeur pour la fabrication à grande échelle.
TSMC pourrait également établir sa première ligne pilote CoPoS à Chiayi et prévoit d'utiliser le site pour une future production de masse.La société devrait en outre intégrer CoPoS à ses technologies SoIC (System on Integrated Chips) et WMCM (Wafer-Level Multi-Chip Module).
En outre, TSMC prévoit de convertir ses usines de fabrication de plaquettes de 8 pouces existantes à Taiwan en installations de conditionnement avancées, tandis que ses usines back-end actuelles prendront en charge la production de processus de pointe en 2 nm.